The

Docket No.: 4459-143

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re-Application of

Chu Wan HONG

Confirmation No. 5277

U.S. Patent Application No. 10/813,061

Group Art Unit: 2811

Filed: March 31, 2004

Examiner: -----

For:

METHOD FOR MAKING A PACKAGE STRUCTURE WITH A CAVITY

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

At the time the above application was filed, priority was claimed based on *Taiwanese Application No. 092109183*, *filed April 17, 2003*. A copy of the priority application is enclosed. Acknowledgement is respectfully requested.


Respectfully submitted,

LOWE HAUPTMAN GILMAN & BERNER, LLP


Benjagin J. Hauptman Kegistration No. 29,310

1700 Diagonal Road, Suite 300 Alexandria, Virginia 22314 (703) 684-1111 BJH/klb (703) 518-5499 Facsimile

Date: December 1, 2004



एत प्रथा प्रथा



INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunded

申 請 日 : 西元 2003 年 04 月 17 日 Application Date

申 請 案 號: 092109183

Application No.

申 請 人: 立朗科技股份有限公司

Applicant(s)

局

長

Director General









發文日期: 西元 2004 年 5

Issue Date

發文字號: 09320392850

Serial No.

जिए जिए जिए जिए जिए जिए जिए जिए जिए जिए

由 - 本 n + n ·	I DC 2 des	
申請日期:	IPC分類	
申請案號:	[
(ツトタ烟カナロ坊み)		

(以上各欄由本局填註) 發明專利說明書					
_	形成具有空腔封裝構造之方法 中 文				
發明名稱	英文				
	姓 名 1. 洪居萬 (中文)				
-	姓 名 (英文) 1. Chu Wan HONG				
發明人 (共1人)	國籍 (中英文) 1. 中華民國 TW				
	住居所 1. 高雄縣岡山鎮台上一路51巷34號 (中 文)				
	住居所 (1. No. 34, 51 Lane, Tai-Sun 1st Rd., Gang-Shar (英 文)	n, Kaohsiung County			
三、 請人 (共1人)	名稱或 1. 立朗科技股份有限公司 姓 名 (中文)				
	名稱或 1. FTECH CORPORATION 姓 名 (英文)				
	國 籍 (中英文) 1. 中華民國 TW				
	(曾兼門)	前向貴局申請者相同)			
	住居所 (營業所) (英文)	rial Park,Tainan			
÷	代表人(中文)				
	代表人 (英文)				



四、中文發明摘要 (發明名稱:形成具有空腔封裝構造之方法)

五、(一)、本案代表圖為:第____5___圖 (二)、本案代表圖之元件代表符號簡單說明: 50 晶片元件 52 多層陶瓷基板

六、英文發明摘要 (發明名稱:)



四、中文發明摘要 (發明名稱:形成具有空腔封裝構造之方法)

53 基板表面 5 4 表面電路 56 第一接墊 60 第二接墊 62 膠層 64鍍通線路 66 外部接墊 68 空 腔 金 層 70 72 內部保護層 74 外層保護層

六、英文發明摘要 (發明名稱:)



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先
i L			
		無	
一。「一十進車利洗笠一十工	· · · · · · · · · · · · · · · · · · ·	·	
二、□主張專利法第二十五(由法安點:	除之一弟一均俊	先權:	
申請案號:		無	
日期:			
三、主張本案係符合專利法第	第二十條第一項[□第一款但書或[] 第二款但書規定之期間
日期:			
四、□有關微生物已寄存於圓	圆外:		
寄存國家:		氚	
寄存機構:		無	
寄存日期: 客在跳碟:			
寄存號碼: □有關徵出物日客存於B			
□有關微生物已寄存於國 客存機構:	内(本局所指足	之寄存機構):	
寄存機構:		<u> </u>	
寄存日期:		無	
寄存號碼: □孰翌該項技術老具於確	· · · · · · · · · · · · · · · · · · ·		
□熟習該項技術者易於獲	.得,不須可仔。		
·.			
•			
■			
	·		

五、發明說明 (1)


【發明所屬之技術領域】

本發明係有關於一種製造多層陶瓷(Multi-layer Ceramics; MLC)封裝構造之方法,更特別有關於一種製造具有空腔之低溫共燒陶瓷(Low-Temperature Co-fired Ceramics; LTCC)封裝構造之方法。

【先前技術】

表面聲波晶片(SAW Chip)上的電極,一般皆由鋁薄膜的對指型換能器 (Interdigital Transducer; IDT)構成。依頻率的要求,線寬需隨頻率的增高而變細。一般而言為達到1.7~1.9 GHz 的頻率,則線寬需在0.5μm左





五、發明說明 (2)

右。此鋁薄膜的厚度,一般而言也不超過1μm。這使得表面聲波晶片的功能,會因空氣中的水分、溼氣或塵粒的附著而產生功能的改變。也因此使氣密式的封裝,對表面聲波元件而言,是絕對必要的。目前市面上可取得能達到高可靠度之氣密式密封(Hermetic Seal),其結構如第1圖所示。

為了縮小該表面聲波元件封裝構造之體積,於是,頒給Gotoh等人之美國專利第6,417,026號係揭示了一種「以倒貼方式連接至一基板之表面聲波元件"Acoustic Wave Device Face-down Mounted on a substrate"」,其係有效的將一表面聲波元件之封裝構造之體積縮小至一半以





五、發明說明 (3)


上。

如第2a圖所示,係為Gotoh等人所揭示之表面聲波元件封裝構造安裝於一基板之剖面示意圖。該封裝構造30係具有一表面聲波元件32,該表面聲波元件32係包含一壓基板32a、對指型換能器32b以及連結接墊32c。於該連結接墊32c上係形成有一絕緣層34,以圍繞於對指型換能器32b以及連結接墊32c之周圍,而一保護層36係接合於該絕緣層34上,以形成一氣密式空腔38,用以保護該表面聲放及之主要活動表面(main active surface)32d以及該對指型換能器32b。請配合參考第2b圖,該連結接墊32c係電性連接一凸塊電極40,該凸塊電極40係貫穿該路線層34以及該保護層36,以電性連接至一基板42之電路接線係(circuit traces)44上。該表面聲波元件32當藉由係線(circuit traces)44上。該表面聲波元件32當藉由係線值的mp)電極40連接至該基板42之電路接線44後,以及塊份mp)電極40連接至該基板42之電路接線44後之地塊份mp)電極40連接至該基板42之電路接線44後入內層保護層46,用以鬆弛應力以及隔絕電氣,以是一內層保護層46,用以鬆弛應力以及隔絕電氣,以

然而,Gotoh等人所揭示之封裝方式雖已大大的減少了整個表面聲波元件封裝構造之體積,但其所構成之氣密式空腔38之製程仍為複雜,如第2b圖所示。其製程係包含了多次曝光顯影、金屬鍍膜及化學蝕刻之工作程序,因而使得製作成本仍無法大幅度降低。

有鑑於此,本發明係提供一種具有空腔之封裝構造及其形成方法,用以縮小單一表面聲波元件封裝構造之體積及佔用的面積,並降低製造成本。





五、發明說明 (4)

【發明內容】

本發明之目的係提供一種用以形成具有空腔封裝構造之方法,用以縮小單一表面聲波元件封裝構造之體積及佔用的面積,並降低製造成本。

為達上述目的,本發明提供一種用以形成具有空腔之封裝構造之方法。包含步驟如下:(a)提供一該包含步驟如下:(b)提供一套數個第一接墊位於該四周第一接墊位於該四周第一條具有別數個第二接墊位於該四洞之外緣,(c)整覆一接墊;(c)整覆一接墊,於定)整覆上邊數個第一接墊;(c)整覆一條於言數個第一接墊;(c)整覆一條於言數個第一接墊,位於數層上經數個第二接墊外之多層陶瓷基板緊密(d)藉由該膠層而將該晶片元件與該多層陶瓷基板緊密(d)

合,使該表面電路對應於該凹洞而形成一空腔,並將該複數個第一接墊與該複數個第二接墊電性連接。

為了讓本發明之上述和其他目的、特徵、和優點能更明顯,下文將配合所附圖示,作詳細說明如下。

【實施方式】

現請參考第3圖,其係為根據本發明之具有空腔之封裝構造分解示圖。圖中係顯示一晶片元件50以及一多層陶瓷基板52,其中該晶片元件50上係具有一表面電路54以及複數個第一接墊56;該複數個第一接墊56係位於該表面電路54之外緣,且係與該表面電路電性連接,並用以電性連接至外部電路(未顯示);而該多層陶瓷基板52之表面53上係具有一凹洞58與該表面電路54相對,以及複數個第二





五、發明說明 (5)

接墊60係位於該凹洞58之外緣,而與該晶片元件50之複數個第一接墊56相對應。於該多層陶瓷基板52之表面53上,除了該凹洞58、該複數個第二接墊60以及該表面53之邊緣外,係塗有一膠層62,而該膠層62通常係為一黏膠樹脂,如第4圖所示,係為該多層陶瓷基板52塗覆該膠層62時之平面示圖。

於第3圖中,該多層陶瓷基板52係具有複數個鍍通線路64 (via conductor)與該複數個第二接墊60各自電性連接,而該複數個鍍通線路64係貫穿該多層陶瓷基板52而與複數個外部接墊66連接,用以與其它外部電路(未顯示)連接。

該晶片元件50與該多層陶瓷基板52相對接合時,該複數個第一接墊56係對齊該複數個第二接墊60而加壓,使該晶片元件50與該多層陶瓷基板52藉由該膠層62而得以緊密接合,並使得該表面電路54對應於該凹洞58而形成一空腔68,如第5圖所示。

該複數個第二接墊60之表面上係通常具有一金層70 ,該金層70係用以使其與該複數個第一接墊56更不够 接合,而當該晶片元件50與該多層陶瓷基板52加壓接墊56 後,通常係藉由超音波連結方式將該費且可靠的電性 該複數個第二接墊60做一具有足夠強度且可靠的電性 接。另外,於該晶片元件50與該多層陶瓷基板52上,係 等。另外,於該晶片元件50與該多層內以及隔絕電子2 內部保護層72較佳之材料係為矽。該內部保護層72上,係





• 🔭

五、發明說明 (6)


可塗覆一外層保護層74,用以增加元件強度及防止水分入(侵,而該外部保護層74較佳之材料係為環氧樹脂。

應了解到,本發明之多層陶瓷基板52之複數個第二接墊60所電性連接之複數個鍍通線路64係可藉由該多層陶瓷基板52內之內部層之線路76而與其它電路連接,例如:與該多層陶瓷基板52表面上之一元件78電性連接,如第6圖所示。

根據本發明之上述實施例中,其中該晶片元件係為一 表面聲波元件,而該表面電路係為一對指型換能器。而應 了解到,本發明之空腔之封裝構造係可應用在其它具有表 面電路之晶體元件,如:石英元件、微機電(MEMS)元 件、半導體元件以及光學元件上。而根據本發明之該多層 管、LTCC)、積層共燒陶瓷(MLCC)以及氧化鋁(AL203) 以及高分子材料等,皆可應用於本發明之實施例中。

根據本發明,用以形成具有空腔封裝構造之方法包含下列步驟:(a)提供一晶片元件,其具有一表面電路及籍由一接墊位於該表面電路之外緣,該表面電路之外緣由實際一接墊向與一外部電性連接,而元件以及,此學元件等;(b)提供一多層陶瓷基板,係具有凹沟之及光學元件等;(b)提供一多層陶瓷基板,條具有凹沟之及光學元件等;(b)提供一多層第二接墊係位於該方面以及該複數個第二接墊。(c)塗覆一膠層於除了該





五、發明說明 (7)

上述之方法係另包含步驟:塗覆一內部保護層於該晶片元件與該多層陶瓷基板上,用以鬆弛應力以及隔絕電氣;以及塗覆一外層保護層,用以增加元件強度及防止水分入侵。其中該內層保護層之材料係為矽,而該外層保護層之材料係為環氧樹脂。

如第1及2a及b圖所示,習知表面聲波晶片的複雜結構,基本上不外乎對表面聲波晶片上鍍有IDT電極及連結電極的表面提供氣密式的空間,以保護該表面不受到環境水分及微塵的影響。而事實上,此IDT的鍍層厚度皆不超過1μm。本發明應用多層陶瓷材料(MLC),尤其低溫共燒陶瓷(TLCC)作為封裝及線路基材的技術上。一般而言,目前多層陶瓷初胚(Green Sheet) 在技術上可達到的最小厚度都在50μm左右。此厚度在燒結後,以厚度方面





五、發明說明 (8)

收縮最多的LTCC技術而言,也仍有 $25~\mu$ m。再另一方面,製成的基板也得有至少 $300~\mu$ m的厚度,以達到一般的強度要求。若以有 $100~\mu$ m厚度的多層陶瓷初胚而言,則仍須有6層多層陶瓷初胚堆疊在一起,方能達到在燒結後 $300~\mu$ m的厚度。根據此一事實,只需在多層陶瓷的最上一層打上配合各種不同設計的表面聲IDT 圖案的空洞(如第7,8及9圖)。其它的貫通式內接導線(Via Conductor),或平面導線(Inner Conductor),則可依個別需要,利用此多層的結構實現之。如第8及9圖,本發明則提供最簡單的貫通式貫通式內接導線設計。此設計將適合把表面聲波晶片對裝成表面黏著技術(SMT)應用的單一晶片尺寸級封裝構造(CSP, Chip-Size Scale Package)。

根據本發明之一特徵,其中該多層陶瓷基板上之凹洞其形成方式,係在於該多層陶瓷基板於燒結前,係至少於第一頂層初胚80或數頂層初胚上打一洞口82,該洞口82之形狀可為正方形,長方形,橢圓形,或其他用以容納晶片元件之形狀,如第7圖所示。之後將具有打洞口82之頂層初胚與複數層未打洞之初胚重疊而進行燒結,以形成一多層陶瓷基板84,而該多層陶瓷基板84上係形成有一凹洞86,如第8圖所示。應了解到,該多層陶瓷基板84上係形成有複數個鍍通線路88,用以作為進行封裝時之電性連接路徑。如第9圖所示係為一整片多層陶瓷基板於燒結後,未切割前之示意圖。

本發明是利用多層陶瓷技術 (Multi-layer





五、發明說明 (9)

Ceramics; MLC),尤其是低溫共燒陶瓷技術 (Low-Temperature Co-fired Ceramics; LTCC) 來達成表面聲波元件 (SAW Devices) 及其模組更縮小化的封裝。此封裝部材,亦同時為此晶片元件 (Chip Device) 的基材。利用本發明的新技術,不僅可達到晶片尺寸級封裝構造 (Chip-Size Package),亦增加元件的應用範圍,並可減少生產成本。

雖然本發明已以前述實施例揭示,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與修改,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



圖式簡單說明

【圖式簡單說明】

第1圖:係為習知技術中表面聲波元件的氣密式封裝構造之剖面示意圖。

第2a圖:係為習知技術中表面聲波元件的氣密式封裝構造安裝於一基板之剖面示意圖。

第2b圖:係為習知技術中表面聲波元件的氣密式封裝構造之剖面示意圖。

第3圖:係為根據本發明之具有空腔之封裝構造分解示圖。

第4圖:係為一多層陶瓷基板圖上膠層時之剖面示圖。

第5圖:係為根據本發明一實施例之具有空腔之封裝構造剖面示圖。

第6圖:係為根據本發明另一實施例之具有空腔之封裝構造剖面示圖。

第7圖:於一多層陶瓷基板之一初胚上打洞之示意圖。

第8圖:第7圖之多層陶瓷基板之剖面示意圖。



STE

圖式簡單說明

第9圖:係為一整片多層陶瓷基板於燒結後,未切割前之示意圖。

圖號說明:

10	封 裝 構 造	12	空 腔
13	表面聲波元件	14	底 板
16a	、16b、16c 側面壁		
18	頂 蓋	20	黏著劑
22	導 線	24	內部接墊
26	外 部 接 墊	3 0	封裝構造
32	表面聲波元件	32a	壓電基板
32b	對 指 型 换 能 器	32c	連結接墊
34	絕 緣 層	36.	保護層
40	凸塊電極	42	基板
44	電路接線	4 6	內層保護層
48	外層保護層	5 0	晶片元件
52	多層陶瓷基板	53	基板表面
54	表面電路	5 6	第一接墊
58	凹洞.	6 0	第二接墊
62	膠 層	6 4	鍍 通 線 路
6 6	外 部 接 墊	68	空 腔
70	金 層	72	內部保護層
74	外層保護層	76	線路
•	•		



圖式簡單說明

78 元件

82 洞口

86 凹洞

80 初胚

84 多層陶瓷基板

88 鍍通線路



六、申請專利範圍

1、 一種形成具有空腔之封裝構造之方法,其包含下列步驟:

. [

提供一晶片元件,其具有一表面電路以及複數個第一接墊位於該表面電路之外緣;

提供一多層陶瓷基板,係具有一凹洞以及複數個第二接墊位於該凹洞之外緣,其係分別對應於該表面電路以及該複數個第一接墊;

塗覆一膠層於除了該凹洞與該複數個第二接墊外之多層陶瓷基板表面上;

藉由該膠層而將該晶片元件與該多層陶瓷基板緊密接合,使該表面電路對應於該凹洞而形成一空腔,並將該複數個第一接墊與該複數個第二接墊電性連接。

- 2、依申請專利範圍第1項之方法,其中該複數個第一接墊與該複數個第二接墊係藉由超音波連結方式而電性連接。
- 3、依申請專利範圍第2項之方法,其中該複數個第一接墊與該複數個第二接墊係藉由一金層而電性連接。
- 4、 依申請專利範圍第1項之方法,其中該晶片元件係為一表面聲波元件(SAW),而該表面電路係為一對指型換能器(Interdigital Transducer; IDT)。



六、申請專利範圍

5、依申請專利範圍第1項之方法,其中該晶片元件係為一半導體元件。

1

- 6、依申請專利範圍第1項之方法,其中該晶片元件係為一光學元件。
- 7、依申請專利範圍第1項之方法,其中該晶片元件係為一石英元件。
- 8、 依申請專利範圍第1項之方法,其中該晶片元件係為一微機電(MEMS)元件。
- 9、依申請專利範圍第1項之方法,其中該陶瓷基板之材料係由氮化鋁(ALN)、低溫共燒陶瓷(LTCC)、積層共燒陶瓷(MLCC)以及氧化鋁(AL_2O_3)以及高分子材料所構成之群組中選出。
- 10、依申請專利範圍第1項之方法,另包含:塗覆一內部保護層於該晶片元件與該多層陶瓷基板上,用以鬆弛應力以及隔絕電氣。
- 11、依申請專利範圍第10項之方法,另包含:塗覆一外層保護層,用以增加元件強度及防止水分入侵。



六、申請專利範圍

12、依申請專利範圍第1項之方法,其中該多層陶瓷基板上之凹洞其形成方式,係在於該多層陶瓷基板於燒結前,係至少於第一頂層初胚打一洞口,之後將具有打洞口之頂層初胚與複數層未打洞之初胚重疊而進行燒結,以形成該多層陶瓷基板。

1

- 13、依申請專利範圍第12項之方法,其中該洞口之形狀可為正方形,長方形或橢圓形。
- 14、一種形成具有凹洞之多層陶瓷基板之方法,其包含下列步驟:


將至少一頂層初胚上打一洞口;


提供複數層未打洞之初胚; 及

將具有打洞口之頂層初胚與該複數層未打洞之初胚重疊而進行燒結。

- 15、依申請專利範圍第14項之方法,其中該洞口之形狀可為正方形,長方形或橢圓形。
- 16、依申請專利範圍第14項之方法,其中該陶瓷基板之材料係由氮化鋁(ALN)、低溫共燒陶瓷(LTCC)、積層共燒陶瓷(MLCC)以及氧化鋁(AL2O3)以及高分子材料所構成之群組中選出。









10 24 12 13b 13c 22 24 16a 16b 16c 13a 20 14 26

第1圖(先前技術)





1

第 2a 圖 (先前技術)




第 2b 圖 (先前技術)







第4圖




第5圖




第6圖



第7圖



第8圖



第9圖